8-841-274-5838
(с 9-00 до 20-00 МСК)
Зачётик.Ру - каталог студенческих работ.

У нас можно недорого заказать курсовую, контрольную, реферат или диплом

Главная / готовые работы / Контрольные работы / Схемотехника

Задачи по цифровой схемотехнике - Контрольная работа

Содержание

Задание 2

1. Минимизируйте данную функцию тремя способами: методом тождественных преобразований (при помощи алгебры Буля), методом Квайна, методом карт Карно.


2. Спроектировать устройство к следующей задаче:

Три преподавателя отбирают задачи для олимпиады. На выбор предлагается несколько задач. По каждой из задач каждый из преподавателей высказывает своё мнение: лёгкая задача(0) или трудная (1).Задача включается в олимпиадное задание, если не менее двух преподавателей отметили её как трудную, но если все три преподавателя считают её трудной, то такая задача не включается в олимпиадное задание как слишком сложная. Устройство должно выдавать на выходе 1, если задача включена в олимпиадное задание, и 0, если не включена.

3. Создайте устройство для проверки трёх сигналов на совпадение( на выходе этого блока должна возникать единица только в том случае, когда все входные сигналы совпадают).

Задание 3

1. На каком выходе дешифратора повторяется сигнал А ?


2. Составьте схему фрагмента 4-входового дешифратора, на выходе которого должен установиться логический ноль при входном коде 1011 .

3. Составьте схему фрагмента шифратора, на выходе которого должен установиться 4- элементный код 1011 при возбуждении заданного входа.

4. Определите число, равное минимальной разрядности, какую должен иметь дешифратор для адресации 11-ти устройств.

5. Определите число входов, которое должен иметь неполный дешифратор, имеющий 10 выходов .

Задание 4

1. Определите число адресных входов, которое должен иметь мультиплексор, если количество информационных входов равно восьми.

Указание . Вспомните сколько разрядов должно иметь двоичное число, чтобы создать 8 комбинаций.

2. Чем отличается демультиплексор от дешифратора?

3. Определите последовательность кодов на адресных входах мультиплексора, чтобы 4 разрядный код на информационных входах преобразовать в последовательный код на выходе.

Указание. Вспомните, как соотносится адресный код с номером коммутируемого на выход информационного входа.

4. Составьте схему цифрового компаратора для сравнения на равенство двух двухразрядных кодов.

5. Составьте схему цифрового компаратора для сравнения на неравенство двух двухразрядных кодов.

Задание 5

1. Составьте схему полусумматора на элементной базе И, ИЛИ, НЕ.

2. Записать структурную формулу, которая реализуется комбинационной схемой, приведенной на рисунке. Упростить полученную структурную формулу и построить новую схему на элементах И, ИЛИ, НЕ.


3. Упростить схему комбинационного устройства, приведённую на рисунке.


4. Синтезировать в базисе И, ИЛИ, Не устройство, сигнал на выходе которого равен 1 только в том случае, когда на его двух входах ( x 1 и x 2 ) различные сигналы.

5. Решить предыдущую задачу, используя элементную базу И-НЕ.

Задание 6

1. Назовите триггер с наибольшим быстродействием (аналогичные элементы сравниваемых триггеров имеют одинаковое быстродействие). Почему вы так считаете?

2. На рисунке приведена схема асинхронного RS –триггера на элементах ИЛИ-НЕ и его условное обозначение;

A Пояснить принцип работы триггера;

B Составить таблицу переключений триггера;

C Записать собственную функцию RS -тригера.


3.Какое минимальное число разрядов должен иметь сдвиговый регистр, чтобы трёхзначное двоичное число можно было увеличить в восемь раз?

4. На рисунке приведена схема 4-разрядного сдвигающего регистра на D -триггерах и его условное обозначение. Пояснит принцип работы регистра на примере продвижения одной единицы.


Задание 7

На рисунке приведена схема суммирующего 3-разрядного двоичного счётчика на D -триггерах.


1. Пояснить принцип работы двоичного счётчика;

2. Составить таблицу переключений счётчика;

3. Определить коэффициент пересчёта (модуль счёта) k ;

4. Построить временные диаграммы сигналов, снимаемых с выходов Q 1 , Q 2 , Q 3 .

5. Какие необходимо произвести изменения в схеме суммирующего счётчика, чтобы он стал вычитающим?



Введение (выдержка)

1. Минимизируем методом тождественных преобразований:


Минимизируем методом Квайна. Для этого сначала составим таблицу истинности

Запишем для данной функции СДНФ.

.

Данная форма уже является минимальной. Нет необходимости использовать методы Квайна и Карно.

2. Формализуем словесное задание: три преподавателя – три входных переменных А, В и С, со значениями 0 или 1, функция F – определение статуса задачи как олимпиадной или нет.

Составим таблицу истинности, принимая во внимание, что значение функции равно единице, только при двух единицах во входном наборе, во всех остальных случаях функция равна 0.



Основная часть (выдержка)

1. Вход Е – вход сигнала разрешения. При Е=1 на всех выходах появится логическая 1, при Е=0, логический ноль появится на том выходе дешифратора, номер которого соответствует десятичному эквиваленту двоичного числа, поданного на информационные входы.

Значения входов и выходов элементов схемы представлено на следующем рисунке.

Таким образом, т.к. на входе дешифратора двоичное число 000 соответствует десятичному 0, то сигнал А повторяется на выходе 0 дешифратора.

2. Схема фрагмента 4-входового дешифратора, на выходе которого должен установиться логический ноль при входном коде 1011 приведена на следующем рисунке.


3. Схема шифратора, на выходе которого должен установиться 4- элементный код 1011 (Y4 Y3 Y2 Y1) при возбуждении заданного входа приведена на следующем рисунке.



Заключение (выдержка)

1. Наибольшим быстродействием обладает асинхронный RS-триггер (при условии, что аналогичные элементы сравниваемых триггеров имеют одинаковое быстродействие), поскольку он содержит наименьшее количество последовательно соединенных логических элементов (исходя из схем, приведенных в лекции). Т.к. любой логический элемент имеет задержку в прохождении сигнала (для серии ТТЛ это порядка 15 нс), то чем больше элементов соединено последовательно, тем больше задержка.

2. А) RS-триггер на элементах ИЛИ-НЕ изменяет состояния выхода исключительно под воздействием уровня лог. 1 на входах R и S.

B) Таблица переключений триггера

R S Qt-1 Qt Режим

0 0 0 0 Хранение

0 0 1 1

0 1 0 1 Запись 1

0 1 1 1

1 0 0 0 Запись 0

1 0 1 0

1 1 0 - Запрещенное состояние

1 1 1 -

С) В базисе И, ИЛИ, НЕ

.

В базисе ИЛИ-НЕ


3. Максимальное трехзначное двоичное число – это 111 или 7 в десятеричной системе. Умножаем полученное число на 8, т.е. 7х8=56, переводим в двоичный код 111000. Получили число, имеющее 6 разрядов, следовательно необходим сдвиговый 6-разрядный регистр.

4. При = 1 и С = 0 регистр находится в режиме хранения, когда на выходах триггеров сохраняются сигналы, поступившие в предыдущем такте. Подлежащий записи входной сигнал следует устанавливать в этом режиме, т. к. состояние входов триггеров не влияет на их выходы. Для записи информации в регистр на вход С следует подать сигнал С = 1, причем переключение триггера происходит по переднему фронту сигнала С. При этом установленный ранее входной сигнал появится на выходе Q1 первого триггера, на выходе Q2 появится сигнал, который был на выходе Q1 в предыдущем такте и так далее. На выходе Q4 последнего триггера появится сигнал, который был на выходе Q3 в предыдущем такте. При С = 1 можно одновременно записывать, сдвигать и считывать информацию.



Примечания

12 шрифт, 1,5 интервал

Информация о работе
Страниц: 13
Тип: Контрольная работа
1500 p.
Не нашли что искали? У нас Вы можете заказать
Контрольная работа
от 100 p.
cрок: от 1 дня
Реферат
от 600 p.
cрок: от 1 дня
Курсовая работа
от 1000 p.
cрок: от 3 дней
Дипломная работа
от 6000 p.
cрок: от 6 дней
Отчет по практике
от 1000 p.
cрок: от 3 дней
Решение задач
от 150 p.
cрок: от 1 дня
Лабораторная работа
от 200 p.
cрок: от 1 дня
Доклад
от 300 p.
cрок: от 2 дней
Заказать работу очень просто!
Вы оформляете заявку
Получаете доступ в лк
Вносите предоплату
Автор пишет работу
Получаете уведомление
о готовности
Вносите доплату
Скачиваете готовую
работу из лк
X
X